肖特基势垒是指具有整流特性的金属-半导体接触，就如同二极管具有整流特性。

是金属-半导体边界上形成的具有整流作用的区域。

肖特基势垒相较于PN界面最大的区别在于具有较低的界面电压，以及在金属端具有相当薄的空乏区宽度。

整流属性决定于金属的功函、固有半导体的能隙，以及半导体的掺杂类型及浓度。

在设计半导体器件时需要对肖特基效应相当熟悉，以确保不会在需要欧姆接触的地方意外地产生肖特基势垒。

当半导体均匀掺杂时肖特基势垒的空间电荷层宽度和单边突变P-N结的耗尽层宽度相一致。